本ウェビナの詳細>>

・開催日時：4月3日～6月19日 隔週金曜日にオンライン開催 / オンライン・セミナ翌日より3日間録画受講可
・講師：青木 正

ご購入の前に

・本セミナは少人数制のオンラインで，「Zoomミーティング形式」を採用します．講師の説明後は音声で質疑応答や意見交換が可能です．
・本セミナは，全6回（各回90分）のコースです．
・開催スケジュール：隔週金曜日にLIVEセミナを実施します．ただし，4月17日のみ休講となります．4月24日以降は隔週開催です．
3名以上の団体でのお申込みをご希望の場合は，info@zep.co.jp までお問い合わせください．
・講義テキストはLIVEセミナ当日に配布予定です．
・企業・教育機関の方には，請求書による後払いにも対応しております．事前に見積書が必要な場合は，info@zep.co.jp までお問い合わせください．

スケジュール

• 第1回 4月3日(金）13:30～15:00　実験とシミュレーションで学ぶ伝送線路の基礎と本質
• 第2回 4月24日(金）13:30～15:00　シングルエンド/差動伝送線路のSPICEモデル作成と設計・評価例
• 第3回 5月8日（金）13:30～15:00　プリント基板上の電流経路とリターン層の役割
• 第4回 5月22日(金）13:30～15:00　MOSFET特性とPDN設計の基礎
• 第5回 6月5日（金）13:30～15:00　各種ドライバモデルを用いたSI/PIシミュレーションの実際と精度評価
• 第6回 6月19日(金）13:30～15:00　実装要因を考慮した伝送線路シミュレーション

SI/PI設計をSPICEで徹底理解！伝送線路/PDN/ドライバ・モデルの解析技術を習得

LTspiceを使用し、回路動作や電磁界の現象を可視化することで、プリント基板設計において必須となるシグナル・インテグリティ（SI：Signal Ingrigy）およびパワー・インテグリティ（PI：Power Integrity）設計技術を学ぶセミナです．

現象を定量的に理解していただくため，数式を用いて解説を行います．数式はできる限り変形を省略しない形で記述しており，式を追うことで理解を深めることが可能です．一方で，難しいと感じる数式や理論については読み飛ばしても，LTspiceの解析を併用することで全体の理解に支障が出ない構成としています．

本セミナでは，ドライバICとフラット・ケーブルで構成した実験系の実測結果を提示し，LTspice上で伝送線路をLCラダー・モデルとして構成することで，実測結果とシミュレーション結果の比較を行います．

伝送線路モデルの作成にあたっては，数式を用いた定量的な伝送線路理論の解説を行った後，
①ケーブル仕様書に基づくモデル作成
②フリーの伝送線路パラメータ抽出ソフトウェア（Wcalc）の使用
③フリーのモーメント法電磁界解析ソフトウェア（MMTL）の使用
といった複数の手法を比較することで，実務への応用が容易な伝送線路モデル作成手法を習得できます．

ドライバICモデルについても，公開されているSPICEパラメータを用いた ①compact model，②LTspice の MOSFET Level=3 モデルをチューニングした簡易 compact model，③実験回路の過渡波形測定結果を用いた PWL 電源モデル，④IBIS 3.2 モデル，について，モデルの作成から実測値との比較までを行い，それぞれの得失を解説します．

　電源電流波形（PI）解析には IBIS のパッケージ・モデルを使用し，電流波形のリンギングなどを再現するためのモデル化手法や，解析精度を向上させるための工夫についても解説し．実験結果との比較を行います．

　これらのドライバICモデルおよび伝送線路モデルの作成手法を学ぶだけでなく，信号配線とリターン層の相互インダクタンスおよび容量結合を考慮した伝送線路モデルを通じて，リターン層にスリットが存在する場合の特性インピーダンス変化を定性的に理解できるようになります．その結果，伝送線路下のリターン層の連続性や必要幅に対する理解が深まります．

　さらに，伝送線路に損失モデルを含めることで，基板内を流れる電流経路の周波数依存性や，導体の表皮効果についても定性的に理解できる構成となっています．